Abstrato

Comparação entre esquemas de distribuição de relógio de baixa potência no projeto VLSI

Chetan Sharma

No projeto VLSI, a baixa potência é um aspeto muito importante em diferentes níveis de projeto. Neste artigo, tenta-se rever diferentes fatores que afetam a dissipação de energia devido a vários esquemas de distribuição de relógio, como o esquema de relógio de driver único e o esquema de relógio de buffers distribuídos. Existem diferentes compromissos em ambas as técnicas, como o tamanho dos buffers, o número de buffers, etc. Aqui também se tenta mostrar vários efeitos de um esquema de distribuição de relógio específico, como a inclinação do relógio, o jitter do relógio.